Ну думаю это просто как вариант - система рапортует о двухканалке, и работает как бы с 2 банками памяти - двухканальником как единым банком и довеском сингла, реализуя в принципе сингл-работу, но с фичами двухканалки для первого банка. И в этом разе система ОБЯЗАНА нивелировать скорость обращения по самому медленному компоненту....то есть по одиночной линейке.
Хотя такой замороченный чипсет делать и бИОС под него писать....
Более того, насколько я понимаю, при 4 слотах и установках парных модулей в своецветники мы имеем картинку выше - из 2 банков памяти, каждый из которых-дуальник