Intel подробно рассказывает о нововведениях архитектуры Nehalem
Lexagon / 18.03.2008 04:52 / ссылка на материал / версия для печати
Вчера первые лица компании Intel на соответствующем мероприятии рассказали общественности об основных архитектурных нововведениях, которые будут применяться в процессорах поколения Nehalem. Попробуем перечислить основные новшества, которые окажут наибольшее влияние на производительность.
Начнём с того, что процессоры Nehalem смогут выполнять за такт на треть больше микрокоманд сравнению с процессорами поколения Penryn. Тем самым, процессоры Nehalem будут обладать более высоким быстродействием при равных с Penryn частотах, хотя о частотном диапазоне первых никаких данных пока нет. Соответственно, будет увеличен размер буфера, в который осуществляется выборка инструкций из кэша первого уровня перед декодированием. За счёт этого будет устранено одно из узких мест архитектуры Core для 64-разрядного режима.
http://www.overclockers.ru/images/ne...nehalem_01.gif
Процессоры поколения Nehalem будут иметь от двух до восьми ядер, при этом каждое ядро будет поддерживать технологию Simultaneous Multi-Threading. Она позволит ядру обрабатывать по два потока за раз. Вообще, для Intel этот год будет проходить под знаком возвращения технологии Hyper-Threading в её более эффективном и современном варианте. В восьмиядерном варианте процессоры будут содержать 731 млн. транзисторов.
http://www.overclockers.ru/images/ne...nehalem_02.gif
Будет оптимизирована работа с кэшем. Кстати, структура кэша первого уровня не изменится по сравнению с Penryn: по 32 Кб для команд и данных соответственно. А вот кэш второго уровня теперь будет персональным для каждого ядра, его объём ограничен 256 Кб. Кэш третьего уровня будет разделяемым, его объём достигнет 8 Мб. Кэш будет инклюзивным, то есть, в кэш-памяти каждого уровня будет храниться копия данных из кэша предыдущего уровня.
http://www.overclockers.ru/images/ne...nehalem_03.gif
Предсказание ветвлений процессорами Nehalem будет осуществляться более эффективно за счёт дополнительного блока предсказаний второго уровня. Также появится TLB-буфер второго уровня, который позволит эффективнее работать с памятью. Контроллер памяти, как вы помните, будет интегрирован в процессор. Он может быть как двух-, так и трёхканальным. Предусмотрена поддержка DDR3-800, DDR3-1066, DDR3-1333, причём серверные процессоры будут работать с регистровыми модулями памяти.
Последовательная шина QPI будет применяться в многочиповых системах для связи между процессорами, однопроцессорные системы будут использовать QPI для сообщения процессора с северным мостом. Младшие разновидности Nehalem откажутся от использования северного моста в привычном понимании, довольствуясь южным мостом.
Процессоры поколения Nehalem будут поддерживать расширения SSE 4.2 и технологию динамического управления энергопотреблением. Дополнительные подробности о них мы узнаем на весенней сессии IDF. Анонс первых процессоров поколения Nehalem, относящихся к верхней части настольного и серверному сегментам, запланирован на четвёртый квартал этого года. Вполне возможно, что производители компьютеров начнут получать серийные процессоры Nehalem ещё в третьем квартале. Кстати, платформа Tylersburg будет существовать и в однопроцессорном варианте, так что процессоры Bloomfield с трёхканальным контроллером памяти не будут обязаны использоваться парами.
В первой половине 2009 года двухъядерные процессоры Havendale получат интегрированное графическое ядро класса G45 с незначительными усовершенствованиями. Некоторые источники предполагают, что с переходом на 32 нм технологию процессоры Intel получат интегрированное графическое ядро класса Larrabee. Впрочем, это лишь неофициальный прогноз, и пока интегрированная в процессоры графика Intel обещает обладать умеренными способностями.
Процессоры Sandy Bridge будут поддерживать новые векторные инструкции AVX
Lexagon / 18.03.2008 05:22 / ссылка на материал / версия для печати
В соответствии с избранной несколько лет назад стратегией, компания Intel представляет новую архитектуру каждые два года, а в промежутках между сменами поколений процессоров переводит их на новый техпроцесс каждый нечётный год. В 2010 году должны появиться 32 нм процессоры Sandy Bridge, об архитектурных нововведениях которых известно очень мало.
Вчера представители Intel решились немного приоткрыть завесу тайны, сообщив о том, что процессоры поколения Sandy Bridge будут поддерживать новый набор векторных команд AVX. Они послужат дополнением к SSE 4.2, которые будут внедрены в процессорах Nehalem, и обеспечат повышение быстродействия в вычислениях с плавающей запятой. Разрядность регистров будет увеличена со 128 до 256 бит.
http://www.overclockers.ru/images/ne...8/sandy_01.gif
Кроме того, процессоры Sandy Bridge будут поддерживать трёхоперандные инструкции, подобно процессорам AMD поколения Bulldozer, которые инструкции аналогичного плана включат в состав расширений SSE5. Если AVX и SSE5 будут во многом перекликаться, то это может породить очередные споры о том, "кто что у кого копирует". Дополнительные подробности о процессорах Sandy Bridge и расширениях AVX компания Intel поведает на апрельской сессии IDF в Шанхае.
©_www.overclockers.ru