|
Да не в тактах дело, а в _упрощении_ аппаратной реализации. Приведенный add - весьма сложная инструкция (взять ebx, масштабировать его, взять esi и прибавить к предыдущему результату, передать результат в блок генерации адреса и тд), однако она поступает на конвеер как единая и конвеер сам решает какому блоку чего поручить, как сериализовать и пр - это не RISC, где по идее это должно уже быть готово - только смотри на опкод и кидай соответствующему блоку без какой-либо предобработки.
Да и с конвеерами...
Да и глупо все это. То, то Intel x86 - CISC, надо бы знать.
|