stoslik
Раз пошёл такой разговор, давай обратимся к первоисточникам. Есть такая бумага:
Intel® 810 Chipset: Intel® 82810/82810-DC100 Graphics and Memory Controller Hub (GMCH) Datasheet. Лежит здесь:
http://www.intel.com/design/chipsets...+info_ds_gmch& . Читаем внимательно:
Цитата:
Parity Error Enable (PERRE). (Not implemented; hardwired to 0). Writes to this bit position have no effect.
Detected Parity Error (DPE) —RO. This bit is hardwired to 0. Writes to this bit position have no effect.
|
Это означает, что контроллер памяти чипсета не умеет обслуживать ошибки четности.
Что же касается
Цитата:
stoslik:
Прочитал что мамки с этим чипсетом поддерживают память как с контролем четности, так и без.
|
Конечно же, память с четностью или даже ECC в такую машину засунуть можно, только стОит ли? Сомневаюсь, что инженеры IBM на это бы пошли. Можно, конечно для каких-то мам соорудить свой контроллер памяти, только зачем это на чипсетах, которые изначально позиционировались в low-end сегмент?