Стандарт DDR-III принимает очертания

[Unforg1ven]

С имевшей место на прошлой неделе конференции JEDEX в Пекине поступили первые робкие сведения о начале работы над черновыми спецификациями следующего поколения памяти для ПК - DDR-III SDRAM.

Самые предварительные характеристики новых спецификаций DDR-III SDRAM в общих чертах описывают линейную пропускную способность чипов в 800 Мбит/с, с последующим ее увеличением до 1,5 Гбит/с. В плане энергопотребления DDR-III также будет значительно отличаться от своих предшественников, так как напряжение питания у чипов нового стандарта составит 1,2 В или 1,5 В (1,8 В у DDR-II и 2,5 В у нынешней DDR). По словам представителя Infineon Technologies, типичная емкость первых чипов DDR-III SDRAM составит 4 Гбит.

Окончательные спецификации DDR-III будут приняты JEDEC ближе к концу 2005 года, примерно тогда же появятся первые образцы новых чипов, массовое появление чипов DDR-III ожидается в 2007 году.

Ожидается, что для снижения паразитных шумов при работе на высоких частотах в чипах DDR-III будут применяться сигнальная технология шунтирующих цепей SLT (short-loop through), уже применяющаяся в некоторых чипах стандарта DDR-II, например, в представленных на конференции образцах от Micron. Технология SLT исключает возникновение затуханий, возникающих при распространении сигнала от шины памяти к каждому модулю системы; многочисленные линии передачи данных служат источником значительного количества перекрестных помех в новых высокочастотных чипах. Технология SLT служит для соединения контроллеров формирования сигнала непосредственно с каждым модулем памяти для снижения взаимных помех и отражений сигнала. по данным источников в JEDEC, технология SLT весьма схожа с применяемой компанией Rambus в ее модулях RDRAM, однако, SLT базируется на разработках 70-х годов и не включена в патенты Rambus.

Помимо этого, JEDEC работает над стандартом DDR-II. Стало известно, что спецификации теперь описывают 2 Гбит чипы, появление которых на рынке ожидается в 2005 году. Плюс к этому, спецификации DDR-II также нормируют удвоенное и доведенное до восьми количество банков памяти для чипов емкостью 1 Гбит и более. В целях рационального использования места принято решение, что все модули памяти стандарта DDR-II будут выполняться на базе чипов в новых корпусах BGA.

Источник: Silicon Strategies